PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07115173 A

(43) Date of publication of application: 02.05.95

(51) Int. Cl

H01L 27/04

H01L 21/822

H01L 21/331

H01L 29/73

// H01L 21/203

(21) Application number: 05257943

(71) Applicant:

NEC CORP

(22) Date of filing: 15.10.93

(72) Inventor:

TAKASHINA REIJI


(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT


(57) Abstract:


PURPOSE: To reduce the variation in the layer resistance of a polycrystalline silicon resistance element by a method wherein the polycrystalline resistance element is formed simultaneously with an active base layer or with an emitter layer.

CONSTITUTION: An N-type buried layer 2, an N-type epitaxial layer 3, an insulating diffused layer 4 and a first insulating layer 5 are formed on a P-type silicon substrate 1. After that, the first insulating layer 5 is selectively removed by photoetching to open an active base diffusion window. Then an active base layer 7 containing, for instance, P-type impurities and a first polycrystalline silicon layer 8 are formed simultaneously by an MBE method. With this constitution, the variation in the thickness of the polycrystalline silicon layer and the variation in the impurity concentration can be reduced to about a half of the variation of a conventional constitution and the variation in a polycrystalline silicon resistance can be halved, so that the quality and the yield can be substantially improved.

COPYRIGHT: (C)1995,JPO







(19)日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-115173

(43)公開日 平成7年(1995)5月2日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 27/04

21/822 21/331

8832-4M

H01L 27/04

29/72

審査請求 有 請求項の数1 OL (全 5 頁) 最終頁に続く

(21)出願番号

特顯平5-257943

(71)出顧人 000004237

日本電気株式会社

(22)出顧日

平成5年(1993)10月15日

東京都港区芝五丁目7番1号

(72)発明者 高階 礼児

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 若林 忠


(54) 【発明の名称】 半導体集積回路の製造方法


(57)【要約】


(修正有)

【目的】 半導体集積回路において、ポリシリコン抵抗 素子の層抵抗ばらつきを低減する。

【構成】 MBE法を用いて、活性ベース層7とポリシ リコン抵抗素子8を、同時に形成する。







【特許請求の範囲】

【請求項1】 一導電型半導体基板の一主面上に形成さ れた絶縁層上にポリシリ抵抗素子が設けられた半導体集 積回路の製造方法において、該ポリシリコン抵抗素子 を、活性ベース層あるいはエミッタ層と同時に形成する ことを特徴とする半導体集積回路の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路の製造 方法に関し、特に浅い接合とポリシリ抵抗を有する高周10 波用半導体集積回路の製造方法に関する。

[0002]

【従来の技術】半導体集積回路の高性能化、高機能化に ともない、回路抵抗素子として集積度向上等の点で有利 なポリシリコン層が用いられると共に、エミッタ及び活 性ベース層の浅接合化技術が問題となってきた。

【0003】この種の従来技術としては、例えば特開平 4-37143号公報に、MBE法により活性ベース層 が形成されていた。

【0004】図3 (a) ~ (f) は、MBE法を用いて20 活性ベース層を形成した従来の髙周波用半導体集積回路 の製造方法を説明するための工程順に示した半導体チッ プの断面図である。

【0005】まず、図3(a)に示すようにP型シリコ ン基板1にN型埋込層2及びN型エピタキシャル層3を 形成した後、第2の絶縁層17(1500Å)、第3の 絶縁層18 (1500A) を順次に堆積する。次に、写 真蝕刻法により、第2の絶縁層17、第3の絶縁層18 を選択的に順次にエッチング除去して絶縁拡散窓を開孔 し、P型の不純物を高濃度に拡散して深さ1. 2 μ m σ30 の製造方法は、ポリシリコン抵抗素子を活性ベース層あ P型拡散層4を形成する。次に、図3(b)に示すよう に、第3の絶縁層18をマスクとして熱酸化して第1の 絶縁層5(1.5μm)を形成した後、第3の絶縁層1 8を全面エッチング除去する。次に、第2の絶縁層17 を介して選択的にN型の不純物を多量にイオン注入した 後、高温熱処理することによりコレクタ拡散層6を形成 する。次に、図3(c)に示すように、第3のポリシリ コン層19(1000Å)を堆積した後、上面から多量 の不純物をイオン注入する。次に、熱処理することによ り、イオン注入された不純物の活性化をはかった後、写40 真触刻法により第3のポリシリコン層19をエッチング 除去し、抵抗パターンを形成する。次に、第4の絶縁層 (3000Å) 20を堆積した後、写真蝕刻法により第 4の絶縁層20を選択的にエッチング除去する。次に、 図3(d)に示すように写真触刻法により第2の絶縁層 17を選択的にエッチング除去し、ベース拡散窓を開孔 した後、MBE法によりP型の不純物を多量に含んだ活 性ベース層 7 (1000Å) 及び第1のポリシリコン層 8 (1000Å)を形成する。次に、写真触刻法により

2

り、ベース高濃度層9を形成する。次に、図3(e)に 示すように、第1のポリシリコン層8を全面エッチング 除去した後、第5の絶縁層21(2000Å)を堆積す る。次に、写真触刻法により第5の絶縁層21を選択的 にエッチング除去し、エミッタ拡散窓及びコレクタ拡散 窓を開孔した後、第2のポリシリコン層11を堆積す る。次に、第2のポリシリコン層11に上面からN型の 不純物を多量にイオン注入した後、高温熱処理すること によりエミッタ層12を形成する。次に、写真触刻法に より、第2のポリシリコン層11を選択的にエッチング 除去する。次に、図3(f)に示すように、写真触刻法 により第4の絶縁層及び第5の絶縁層20,21を選択 的に順次にエッチング除去し、ベースコンタクト窓及び 抵抗コンタクト窓を開孔した後、電極金属を蒸着し、エ ミッタ電極13、ベース電極14、コレクタ電極15及 び抵抗電極16を形成する。

[0006]

【発明が解決しようとする課題】この従来の髙周波用半 導体集積回路の製造方法は、活性ベース層とポリシリ抵 抗素子を個別に形成しているため、ポリシリコン層を通 常の気相成長法により設けた後、上面より多量の不純物 をイオン注入して層抵抗を制御しているが、その結果ポ リシリコン層の膜厚及び不純物濃度のばらつきにより層 抵抗が大きく変動するという欠点があった。

【0007】本発明の目的は、ポリシリコン抵抗素子の 層抵抗のばらつきを低減させる、半導体集積回路の製造 方法を提供することにある。

[0008]

【課題を解決するための手段】本発明の半導体集積回路 るいはエミッタ層と同時に形成することを特徴とする。

[0009]

【作用】本発明は、膜厚、濃度を均一に、精度良く制御 できる、制御性の優れたMBE法を用いて、ポリシリコ ン抵抗索子を活性ベース層あるいはエミッタ層とポリシ リ抵抗素子を同時に形成することにより、ポリシリコン 抵抗素子の層抵抗ばらつきを低減させると共にチップ製 造工程の短縮化を可能にしたものである。

[0010]

【実施例】次に、本発明の実施例について図面を参照し ながら説明する。

【0011】図1 (a) ~ (c) は本発明の第1の実施 例を説明するための工程順に示した半導体チップの断面 図である。

【0012】先ず、図1(a)に示すように、図3 (a) ~ (b) により説明した従来例と同様の工程でP 型シリコン基板1にN型の埋込層2、N型のエピタキシ ャル層3、絶縁拡散層4、第1の絶縁層5を形成した 後、写真蝕刻法により第1の絶縁層5を選択的にエッチ 選択的にP型の不純物を多量にイオン注入することによ50 ング除去し、活性ベース拡散窓を開孔する。次に、MB

3

E法により例えばP型の不純物を1. 0×19/cm ² 程度含んだ活性ベース層 7 (1000Å) と第1のポ リシリコン層8 (1000Å) を同時に形成する。次 に、図1(b)に示すように、写真触刻法により第1の ポリシリコン層8を選択的にエッチング除去し、抵抗パ ターンを形成した後、従来例と同様に、写真触刻法によ り選択的にP型の不純物を多量にイオン注入し、ベース 高濃度層9を形成する。次に、第2の絶縁層10(30 00Å)を堆積した後、写真触刻法により第2の絶縁層 10を選択的にエッチング除去し、エミッタ拡散窓、コ10 おいては、ポリシリコン層の不純物濃度を均一に形成で レクタコンタクト窓を開孔する。次に、図1(c)に示 すように、従来例と同様にして、第2のポリシリコン層 11を堆積した後、上面から多量の不純物をイオン注入 する。次に、高温熱処理してエミッタ層12を形成した 後、写真触刻法により第2のポリシリコン層11を選択 的にエッチングする。次に、写真触刻法により第2の絶 縁層10を選択的にエッチング除去し、ベースコンタク ト窓及び抵抗コンタクト窓を開孔した後、電極金属を蒸 着し、エミッタ電極13、ベース電極14、コレクタ電 極15及び抵抗電極16を形成する。

【0013】図2 (a) ~ (d) は本発明の第2の実施 例を説明するための工程順に示した半導体チップの断面 図である。

【0014】先ず、図2(a)に示すように、図3 (a)~(b)により説明した従来例と同様にして、P 型シリコン基板1にN型の埋込層2、N型のエピタキシ ャル層3、絶縁拡散層4、第1の絶縁層5を形成した 後、写真触刻法により選択的に順次にP型不純物を上面 からイオン注入(20KeV、1×15/cm²、1 5 K e V、1×1 C⁵/c m²) し、活性ベース層 2 2、ベース高濃度層9を形成する。次に、写真蝕刻法に より選択的に第1の絶縁層5をエッチング除去して、エ ミッタ拡散窓及びコレクタコンタクト窓を開孔する。次 に、図2(b)に示すように、MBE法により例えばN 型不純物を5. 0×1 cm² 程度含んだエミッタ 層とコレクタ層23 (1500Å) 及び第4のポリシリ コン層24(1500Å)を同時に形成する。次に図 2 (c) に示すように、写真触刻法により選択的に第4 のポリシリコン層24をエッチング除去して抵抗パター ンを形成した後、第4の絶縁層20(3000Å)を堆40 19 積する。次に、熱処理 (900℃, 20分) して第4の ポリシリコン層19の安定化をはかった後、写真蝕刻法 により選択的に第4の絶縁層20をエッチング除去す る。次に、図2(d)に示すように、従来例と同様にべ ースコンタクト窓及び抵抗コンタクト窓を開孔した後、 エミッタ電極13、ベース電極14、コレクタ電極15

及び抵抗電極16を形成する。

[0015]

【発明の効果】以上説明したように本発明は、制御性の 優れたMBE法を用いて、ポリシリコン抵抗索子を活性 ベース層あるいはエミッタ層と同時に形成することによ り、ポリシリコン層の膜厚及び不純物濃度のばらつきを 従来の1/2程度に低減させることが可能となり、その 結果ポリシリ抵抗のばらつきが半減し、P/W良品率、 W歩留を大幅に向上させることができ、また、本発明に きるので、ポリシリコン層のエッチング側壁断面形状を 理想的なテーパー形状(角度70°)にすることが可能 となる効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例の、半導体集積回路の製 造方法を示す工程断面図である。

【図2】本発明の第2の実施例の、半導体集積回路の製 造方法を示す工程断面図である。


【図3】従来の、半導体集積回路の製造方法を示す工程 20 断面図である。

【符号の説明】

- 1 P型シリコン基板
- N型埋込層 2
- N型エピタキシャル層 3
- 4 絶縁拡散層
- 第1の絶縁層
- 6 コレクタ拡散層
- 7 活性ベース層
- 第1のポリシリコン層 8
- 30 9 ベース高濃度層
 - 第2の絶縁層 10
 - 1 1 第2のポリシリコン層
 - 12 エミッタ層
 - 13 エミッタ電極
 - ベース電板 14
 - コレクタ電極 1.5
 - 16 ポリシリコン抵抗電極
 - 17 第2の絶縁層
 - 18 第3の絶縁層
 - 第3のポリシリコン層
 - 第4の絶縁層 20
 - 2 1 第5の絶縁層
 - 活性ベース層 22
 - 2.3 エミッタ単結晶シリコン層
 - 24 第4のポリシリコン層

【図1】


[図2]



7

8

[図3]



【手続補正書】

【提出日】平成6年5月17日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 一導電型半導体基板の一主面上に形成さ

れた絶縁層上にポリシリ抵抗索子が設けられた半導体集 30 積回路の製造方法において、該ポリシリコン抵抗素子 を、活性ベース層あるいはエミッタ層と同時に形成する ことを特徴とする半導体集積回路の製造方法。

【請求項2】 MBE法を用いて、ポリシリコン抵抗素子を、活性ベース層あるいはエミッタ層と同時に形成する、請求項1記載の半導体集積回路の製造方法。

フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 29/73

// H 0 1 L 21/203

M 8122-4M